我们可采用多种不同方法来构建模数转换器(ADC)。最常见的ADC架构包括闪存、斜坡(Ramp)以及逐次逼近等。

闪存转换器以速度快著称，其使用一系列可扩展的模拟比较器对输入电压和参考电压进行比较；ADC利用这些比较器的输出来确定数字代码。

斜坡转换器可利用连接至DAC且可自由运行的计数器，对DAC输出/输入电压进行比较。当二者相等时，保持计数不变。

逐次逼近转换器(SAR)是斜坡转换器的另一种形式，其可利用DAC和比较器来处理模拟输入信号。但SAR转换器并非执行累计计数，而是通过判断计数的模拟表示是否高于或低于输入信号，并采用试错法(trial-and-error)来确定数字代码。

当然，数模转换器(DAC)也可以采用若干种方法来实现，最常见的DAC架构方法包括二进制加权、R-2R梯形网络、脉宽调制。

二进制加权转换器是速度最快的DAC架构之一。这些器件可将各逻辑比特的不同转换结果进行汇总。例如，电阻DAC将根据电流代码来导通或切断这些电阻。

R-2R梯形转换器采用阻值为R-2R的级联电阻结构。由于可以轻松生成并匹配高精度电阻，因而这类DAC的精度比二进制加权转换器更高。

脉宽调制(PWM)是最简单的DAC结构类型，可通过简单的低通模拟滤波器传递脉宽调制波形。这些器件通常应用于电机控制领域，但它们也可作为Σ-Δ转换器的基础。

众多专家级器件的制造商已成功开发其自有的内部转换架构，可根据用途尽可能提供适用于特定领域的最佳性能。每种器件在转换速度、精度以及分辨率方面都各具优劣势。在选择FPGA时，您需要考虑I/O数量、所支持的I/O标准、时钟管理、逻辑资源和存储器，以及其它与器件类型相关的具体参数：最高采样频率、信噪比(SNR)、无杂散动态范围(SFDR)以及有效位数(ENOB)等。

采样频率是ADC能够数字化输入信号的最高速率。

信噪比（SNR)表示信号与噪声电平的比值，与输入信号无关。用户可以利用以下公式来确定SNR的理论值（其中n表示分辨率。该方程适用于满量程正弦波。）：

SNR=（6.02n+1.76）dB

在系统测试过程中，用户可首先对输出信号执行快速傅里叶变换(FFT)，然后测量输入信号与本底噪声的比值，这样即可确定实际的SNR值。

SFDR表示输入信号与下一个最高峰值（通常为基谐波）的比值。通常SFDR用dBc（相对于载波的分贝）来表示，会随着输入信号功率的降低而相应减小。

通过使用快速傅立叶变换（FFT）算法来计算离散傅立叶变换（DFT），制造商可以测量ADC模块的SINAD（即ADC的信噪失真比），并用以下公式来计算有效位数（ENOB），以此来更真实表征ADC模块总体性能的规格参数。

ENOB=（SINAD-1.76）/ 6.02 dB

频谱混叠

为确保正确地转换或量化信号，用户在实现系统时还必须了解奈奎斯特准则。正如前文所提到的：采样频率至少应为该信号最高频率的2倍，才能确保正确进行转换，否则已转换的信号将引起自身混叠，从而导致信号无法正确表示。因此，ADC需要利用抗混叠滤波器来阻止信号或噪声混叠至量化的信号中。

但是，前文也有提到：频谱混叠并不是一无是处，相反，在ADC具有宽泛输入带宽的情况下，频谱混叠对于工程师来说尤其重要。在经过周密部署后，混叠可以使用户在无需借助变频器的情况下直接转换信号。怎么实现呢？我们将频谱划分为几个区域，当转换器拥有足够高的带宽时，则可将信号从一个奈奎斯特频带混叠至另一个频带。（如表1）

通信接口选择

正如所有的外部器件一样，ADC与DAC也配备了数个并行或串行接口选项。通常情况下，较高速器件用并行接口，较低速器件用串行接口。但是，用户也可以根据需求自行选择特殊的接口方式。比如，采用串行接口比采用并行接口可以更轻松地检测出固定比特(stuck-atbit)。而实际上，高速接口可提供多条输出总线（I和Q）或采用双数据速率（DDR）输出模式，有些器件甚至可能同时提供这两个选项。提供多条总线或采用DDR输出模式使用户能够保持数据速率，同时降低接口所需的运行频率。例如，如果接口的采样频率为600MHz，则其输出频率仅为采样频率的一半——300MHz。

如果时钟频率为75MHz(1/4采样频率)并且有两条可通过DDR对器件进行采样的数据总线，则可非常轻松地执行恢复操作。这类ADC对输入时序要求较为宽松。众多高速转换器均可利用其I/O中的LVDS信号，因为较低的电压摆幅和低电流可降低由其它信号标准所引发的耦合性，如LVCMOS等。这种耦合问题会影响转换器的混合信号性能。

DAC滤波

大多数DAC一直将模拟输出保持到下一个采样周期，这将对输出频率域产生良好的效果。用户将注意到这两个图像均存在于整个输出频谱中，由于在0.5FS时正弦效应将接近4dB(3.92dB)，所有奈奎斯特区域中的输出信号都出现衰减（如图1所示）。这两大问题均可利用滤波器来解决。

用户可以像实现FIR滤波器一样轻松实现正弦校正滤波器。开发该滤波器最简单的方法就是利用下列方程式来绘制正弦衰减特性。

先创建校正因子，该因子是所计算出衰减系数的倒数，然后再执行逆傅里叶变换，以获取所需要设计滤波器的系数。通常情况下，用户需要采用几个抽头才能实现该滤波器。表2给出了滤波器的前11个系数，同时图2还给出了针对衰减的补偿。


性能测试
众多这类系统都将利用转换器实现终端应用的具体性能特征，如CDMA或GSM等。为实现该项性能而进行的测试需要在测试系统（任意波形生成器、逻辑分析仪、模式生成器、频谱分析仪等）方面进行大量的投入。但是，FPGA高度的可重编程灵活性使用户能将特定的测试程序插入至器件中，这样既可以捕获并分析ADC的输出也可以提供DAC激励，从而减少对更多额外测试设备的需要。
结语
总而言之，由于FPGA通常需要与ADC和DAC接口相连，因而对于任何FPGA工程师（特别是计划在设计验证与调试过程中利用FPGA的可重编程灵活性来测试转换器性能的工程师）来说，庖丁解牛式地了解这些器件参数，将会让您的开发设计事半功倍！